2025 IEEE ISSCC 学术会议日程公布，三星将介绍 4XX 层 3D NAND

11 月 27 日消息，ISSCC 官网现已公布 2025 IEEE ISSCC 国际固态电路会议的日程，该会议将于 明年 2 月 16 日~20 日 在美国加州旧金山举行。

包括英特尔 CEO 帕特・基辛格、三星电子 DS 部存储器业务负责人李祯培在内的四位业内人士将在 17 日的全体会议上发表演讲。帕特・基辛格将介绍 AI 领域各层级的一系列技术，李祯培则将聚焦各类 AI 存储器及其发展。

在具体会议日程中， SRAM、非易失性存储与 DRAM 专题均在 2 月 19 日举行 。

其中台积电将介绍存储密度达38.1 Mb / mm2 的 2nm Nanosheet 制程 SRAM，英特尔也将展示采用 BSPDN 背面供电设计的 Intel 18A RibbonFET 工艺高密度 SRAM。

而在非易失性存储与 DRAM 领域，各主题内容如下：

三星电子将带来 28Gb / mm2 密度的  4XX 层堆叠  1Tb 容量 3D TLC NAND，该闪存采用晶圆键合技术，I/O 引脚速率达 5.6Gb/s（对应 5600MT/s），结合IT之家此前报道预计对应第 10 代 V-NAND。

铠侠-西部数据联盟将介绍 I/O 引脚速率 4.8Gb/s 的 1Tb3D TLC NAND，该产品读取操作能效提升了 29%。

在 GDDR7 方面，三星电子将介绍 42.5Gbps 的 24Gb 产品，应对应今年 10 月宣布成功开发的型号。

三星电子还将展出第 5 代 10nm 级（1bnm、12nm 级）工艺的超高速 16GbLPDDR5-Ultra-Pro DRAM，这一产品的  I/O 引脚速率达 12.7Gb/s ，较已量产的 10.7Gb/s 进一步提升。

而 SK 海力士则将带来 75MB/s 编程吞吐量的 321 层（V9）2Tb QLC NAND，这一堆叠数量和单元结构的闪存此前已在今年 8 月的 FMS 2024 展会上亮相。

SK 海力士还将同铠侠一同介绍双方合作开发的新型 64Gb DDR4 STT-MRAM，该存储器件结合了交叉点存储和磁隧道节结构。

【来源： IT之家 】