能够降低85%的能耗，IBM和三星的新芯片设计为什么这么牛？

IBM 和三星在半导体设计上再取得新进展！据这两家公司称，他们研发出了一种在芯片上垂直堆叠晶体管的新设计。而在之前的设计中，晶体管是被平放在半导体表面上的。

新的垂直传输场效应晶体管 (VTFET) 设计旨在取代当前用于当今一些最先进芯片的 FinFET 技术，并能够让芯片上的晶体管分布更加密集。这样的布局将让电流在晶体管堆叠中上下流动，而在目前大多数芯片上使用的设计中，电流则是水平流动的。

半导体的垂直设计开始已久，并从现在通用的FinFET技术中获得了一定的灵感。据悉，尽管其最初的工作重点是芯片组件的堆叠而不是优化晶体管的排布，英特尔未来将主要朝着这个方向进行开发与设计。当然这也有据可循：当平面空间已经更难让晶体管进行堆叠时，唯一真正的方向（除了物理缩小晶体管技术）是向上。

虽然我们距离实际消费类芯片中使用 VTFET 设计还有很长的路要走，但英特尔和三星两家公司正强势发声。他们指出 VTFET 芯片可以让设备“性能提高两倍或能源使用减少 85%”。

IBM 和三星还雄心勃勃地提出了一些大胆的想法，比如“手机充一次电用一周”。这能让能源密集型的产业能耗大幅降低，比如数据加密；同时，这项技术甚至也可以为更强大的物联网设备甚至航天器赋能。

IBM此前曾在今年早些时候展示过它的首款 2nm 芯片。该芯片采用了与之前不同的方式来填充更多晶体管，方法是使用现有的 FinFET 设计扩大可以安装在芯片上的数量。然而，VTFET技术则是更进一步，尽管距离我们看到使用这项技术的芯片面世还有很长一段时间。

然而IBM也不是唯一一家展望未来生产的公司。英特尔在今年夏天公布了其即将推出的 RibbonFET（英特尔首款全环栅晶体管）设计，这是其在FinFET技术上获得的专利。这项技术将成为英特尔 20A 代半导体产品的一部分，而20A代芯片则计划于 2024 年开始量产。最近，IBM还宣布了自己的堆叠晶体管技术计划，并将其作为RibbonFET未来的次世代产品。

雷峰网 (公众号：雷峰网)

雷峰网原创文章，未经授权禁止转载。详情见。